「 実装アーキテクチャを考慮した数論プリミティブの高速実装 」
日本応用数理学会2007年度年会のホームページ に詳しい案内がありますので、そちらをご覧下さい
9:10 〜 10:00 白勢 政明（公立はこだて未来大学）
eta_T ペアリングのハードウェア実装
講演内容： 近年楕円曲線上のペアリングを用いた暗号スキームが注目されており、IDベース暗号、ショートシグネチャー、効率的な放送型暗号などがペアリングを使って実現されている。 しかしながらペアリング演算は計算コストが高いことが問題であった。 計算の高速化の解の一つにハードウェア実装がある。そこでペアリング演算ハードウェアの実装が研究テーマとなった。ターゲットを標数3の体上のηTペアリングのFPGA実装とした。ペアリング・アルゴリズムや有限体の算術方法、アーキテクチャの改良と厳選の結果、ハードウェア量が少なく演算時間が少ないものが実装できた。
10:10 〜 11:00 古川 和快（富士通研究所
Itanium 2におけるRSAの高速実装
講演内容： 現在、標準的に広く使用されている公開鍵暗号のRSAは、べき乗剰余という数学的には単純な演算で構成されている。しかし、安全性の理由から RSAでは非常に大きな整数を使用しなければならず、実際に運用可能なパフォーマンスを実現するために、様々な高速化テクニックが利用されている。そこで本講演ではまず、RSA暗号の計算量を減らすための、剰余算、多倍長乗算等のアルゴリズムレベルの高速化を示す。そして、それらを実現する上で必要になる実装レベルのアルゴリズムやテクニックについて述べる。最後に、サーバ向けCPUであるItanium 2上で我々が行った高速化実装を例に、プラットフォームに依存した高速化の実際を紹介する。
11:10 〜 12:00 小田 哲（ＮＴＴ）
高速データ検証の実装方式について
講演内容： 悪意あるデータの改竄をリアルタイムに検知するためにデータの完全性を高速に確認することが必要となることがある。このようなデータ完全性を高速に検証する方式をSCIS2007(1C2-3)において提案し、AMD64x2 2GHz の環境において12.46Gbps という処理速度が得られたことを報告した。本稿では 1.実際に利用する際のパラメータの設定指針 2.実装方式が、測定したアーキテクチャのカタログスペックに対して、どの程度最適化されているのかの二点について論じる。
内山成憲 （首都大学東京）
uchiyama-shigenori@center.tmu.ac.jp
JANT研究集会に関する情報は JANTホームページ でご覧いただけます。